(19)日本国特許庁(リア)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-258625

(43)公開日 平成11年(1999)9月24日

(51) Int.CL°

G02F 1/136

酸剖配导

500

F:

G02F 1/136

500

審査請求 未請求 請求項の数5 OL (全 12 頁)

(21) 出版番号

特額平10-61107

(71) 出頭人 (000)03078

株式会社東芝

(22) 山瀬日

平成10年(1998) 3月12日

神奈川県川崎市幸区堀川町72番地

(72) 兌明者 町田 雅彦

会大弟 **邮**集05倍余引 入第余市祝禄以申负

社束之姫路工場内


(74)代與人 介與土 萬田 斑子 (941名)

(54) 【発明の名称】 表示基督用アレイ華板及びその製造方法

の【要約】

【課題】 液晶表示装置等の平面表示装置に用いられる表示装置用アレイ基板及びその製造方法において、表示画面の高精師化に対しても高開口率を実現できるとともに、エッチング残査による画表不良の発生を防止できるものを与える。

るものを与える。 【解決手段】 TFT方式の平面表示装置において、信号線(皿、ソース電極(距)及びドレイン電極(距) を三層積層金属膜(面)とし、この第1及び第3金属膜 を厚さ5~30nmのモリブデン金属膜により構成し、 第2金属膜をアルミニウム(A1)金属膜またはアルミニウムーネオジム(A1ーNd)合金(2モル%Nd) で厚さ300nmに構成する。



【特語諸求の範囲】

【請求項1】基板上に配置される走査線と、この上に配 置される第1絡修験と、この上に配置される半導体膜 と、前記半導体膜に電気的に接続されるソース電極及び ドレイン電極とを含む薄膜トランジスタと

前記ドレイン電極から導出されて前記走査線と略直交す る信号線と、前記ソース電極と電気的に接続される画素 電極とを備えた表示装置用アレイ基板において、 前記信号線、走査線、ドレイン電極及びソース電極は、

前記半導体膜と略同一の輪郭形がであり、 少なくとも前記信号線が、モリブデンを主体とする導電 層、またはモリブデンを主体とする第1及び第3導電層 と、アルミニウムを主体とし前記第1導電層と前記第3 導電層との間に配置される第2導電層とを含む導電層と から構成されることを特徴とする表示装置用アレイ基

【請求項2】前記第2導電層が、下記(i)~(viii) からなるグループより選択される少なくとも一つの添加 元素を、これら添加元素の合計含量で0.5~10モル %含むアルミニウム合金であることを特徴とする請求項 1記載の表示装置用アレイ基板。

(i)ネオジム(Nd)又はその他の希土類元素、(i i) イットリウム(Y) 又はその他の3(ⅢA) 族元 素、(iii) ジルコニウム(Zr) 又はその他の4(№ A) 族元素、(W) タンタル (Ta) 又はその他の5 (WA) 族元素、(v) モリブデン (Mo) 又はその他 の6 (VA) 族元素、(vi) 銅 (Cu) 又はその他の1 1 (IB) 族元素 (vii) ニッケル (Ni)、及び、 (viii) ホウ素 (B)。

【請求項3】前記添加元素が、ネオジム(Nd)、イットリウム(Y)、スカンジウム(Sc)、サマリウム(Sm)、及びガドリニウム(Gd)からなるグループ より少なくとも一つ選択されることを特徴とする請求項 2記載の表示装置用アレイ基板。

【請求項4】前記第1及び第3金属層の厚さが5~50nmであることを特徴とする請求項1記載の表示装置用 アレイ基板。

【請求項5】基板上に配置される走査線と、この上に配 置される第1絡縁膜と、この上に配置される第1半導体 膜と、前記第1半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、 前記ドレイン電極から導出されて前記走査線と略直交す る信号線と

前記ソース電極と電気的に接続される画素電極とを備え

た表示装置用アレイ基板の製造方法において、 前記第1半導体膜上に前記第1半導体膜よりも低抵抗の 第2半導体膜を堆積した後、

デンを主体とする導電層、またはモリブデンを主体とする第1及が第3導電層と、アルミニウムを主体と し前記第1導電層と前記第3導電層との間に西置される

第2導電層とを含む導電層を堆積する工程と 前記導電層、前記第1及び第2半導体膜をパターニング することにより前記信号線、前記ソース電極、及び前記 ドレイン電極とを形成する工程とを含むことを特徴とす る表示装置用アレイ基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置等の 平面表示装置に用いられる表示装置用アレイ基板に関す

[0002]

【従来の技術】近年、CRTディスプレイに代わる平面型の表示装置が盛んに開発されており、中でも液晶表示装置は軽量、薄型、低消費電力等の利点から特に注目を 集めている。

【0003】各表示画素毎にスイッチ素子が酒産された 光透過型のアクティブマトリクス型の液晶表示装置を例 にとり説明する。アクティブマトリクス型夜晶表示装置 は、アレイ基板と対向基板との間に配向膜を介して液晶 層が保持されて成っている。アレイ基板は、ガラスや石 英等の透明絶縁基板上に複数本の信号線と走査線とが格 子状に配置され、各交点部分にアモルファスシリコン (以下、a-Si:Hと略称する。)等の半導体薄膜を 用いた薄膜トランジスタ(以下、TFTと略称する。) が接続されている。そしてTFTのゲート電極は走査線 に、ドレイン電極は信号線にそれぞれ電気的に接続さ れ、さらにソース電極は画素電極を構成する透明導電材 料、例えばITO (robert no biob)に電気的に接続さ れている。

【0004】対向基板は、ガラス等の透明絶縁基板上に ITOから成る対向電極が配置され、またカラー表示を 実現するのであればカラーフィルタ層が配置されて構成 されている。

されている。 【0005】ところで、上記したアレイ基板の作成の際には、成膜及びパターニングが複数回繰り返されるが、この回数が多く成るほど工程数が多くなり製造コストが増大するとともに、製品歩留まりの低下の原因ともなる。このような問題点に対理するとは4年ニングの回数を小 15においては、上記成膜及びパターニングの回数を少 なくできるアレイ基板が提案されている。 【0006】TFT部は、透明絶縁基板上にアルミニウ

ム(A1)ーイットリウム(Y)合金からなる走査線自体の一部をゲート電極とした逆スタガ構造をなしてお り、このゲート電極上に酸化シリコン、窒化シリコン等からなる第1絡録膜が、さらにこの上にはアモルファスシリコン薄膜等からなる第1半導体層が形成される。そ して、第1半導体層の上の略中央部には室化シリコン等 からなる半導体層保護量が形成されており、この半導体 層保護膜の左右両側には、n+型アモルファスシリコン 等の低抵抗の第2半導体層からなるコンタクト層が形成

されている。
【0007】このコンタクト層の上には、モリブデン (Mo) - タングステン(W)合金からなるソース電極、ドレイン電極、及び、ドレイン電極から導出される 信号線が形成されている。

[0008]

【発明が解決しようとする課題】上記のような液晶表示 装置においては、信号線、ソース電極及びドレイン電極を形成する際に、RIE(Retire In Buins)法 によりこれらMo-W合金膜とその下の第1及び第2半 導体膜を一括してパターニングするが、この際に、タングステンシリサイドが生成し、これが「エッチング残 渣」と呼ばれる付着性のゴミとなる。このエッチング残 渣は、洗浄による除去が困難であり、これが除去されな いまま次の層が堆積されるとリークパスを形成するの で、ソース電極とドレイン電極との間の間原領域(アイ ストッパー個所)に堆積された場合等に、画素の不良を 引き起こす。

【0009】また、Mo-W合金は十分な低抵抗化を達成することが困難であり、このため高精細の平面表示装 置を作成するためには信号線の幅を太くすることにより 信号線の西線抵抗が過大になるのを防ぐ必要がある。し かし、それでは開口率を損い好ましくない。信号線の配線抵抗が過大になると、信号線信号の波形の歪み等が生じるため画像の不均一化による画質の低下を招く。 【0010】このため、信号線とソース及びドレイン電

極を低抵抗のA1で構成することが考えられた。しか し、Al面線では、ITOからなる画素電極との接触面でオーミックなコンタクトが取れずTFTの動作不良を 招くと共に電食が発生するおそれがある。また、A1金属面の反射率が極めて高いために露光工程における露光 精度が損なわれる。さらに、この上に絶縁膜を形成する 必要があるため、熱工程によりAlにヒロック等の変形 が生じることがある。すなわち厚さ方向に一部分が盛り 上がる現象である。ヒロックが生じると、絶縁膜の層間絶縁性の低下が起こり、アレイ基板の歩留を著しく低下 させることになる。

【0011】そこで、本発明は、 上記問題点に緩み、 ッチング残渣やヒロックによる絶縁不良や電食及び非オ ーミックコンタクト等に起因する製品が留まりの低下が 防止される表示装置用アレイ基板及びその製造方法を提 供することを目的としている。

【0012】また、この発明は、高精細化されても開口 率を損なうことのない表示装置用アレイ基板及びその製 造方法を提供することを目的としている。

[0013]

【課題を解決するための手段】本発明は、基板上に配置 される走査線と、この上に配置される第1線線膜と、この上に配置される半導体膜と、前記半導体膜に電気的に 接続されるソース電極及びドレイン電極とを含む薄膜ト

ランジスタと、前記ドレイン電極から導出されて前記走 査線と略直交する信号線と、前記ソース電極と電気的に 接続される画素電極とを備えた表示装置用アレイ基板に おいて、前記信号線、走査線、ドレイン電極及びソース 電極は、前記半導体膜と略同一の輪導所がであり、少な くとも前記信号線が、モリブデンを主体とする導電層、 またはモリブデンを主体とする第1及び第3導電層と、 アルミニウムを主体とし前記第1導電層と前記第3導電 層との間に配置される第2導電層とを含む導電層とから 構成されることを特徴とする表示装置用アレイ基板にあ

【0014】請求項5の表示装置用アレイ基板の製造方 法においては、基板上に配置される走査線と、この上に 配置される第1絶縁膜と、この上に配置される第1半導 体膜と、前記第1半導体膜に電気的に接続されるソース 電極及びドレイン電極とを含む薄膜トランジスタと、前 記ドレイン電極から導出されて前記走査線と略直交する 信号線と、前記ソース電極と電気的に接続される画表電 極とを備えた表示装置用アレイ基板の製造方法におい て、前記第1半導体膜上に前記第1半導体膜よりも低抵抗の第2半導体膜を堆積した後、モリブデンを主体とする導電層、またはモリブデンを主体とする第1及び第3 導電層と、アルミニウムを主体とし前記第1導電層と前記第3導電層との間に配置される第2導電層とを含む導 電層を堆積する工程と、前記導電層、前記第1及び第2 半導体膜を同一パターンに対応してパターニングするこ とにより前記信号線、前記ソース電極、及び前記ドレイ ン電極とを形成する工程とを含むことを特徴とする表示 装置用アレイ基板の製造方法にある。

【0015】以上のような構成により、 大画面化、高精 細化に対しても表示画面の開口率及び均一表示性を損な うことがなく、西部形成後に比較的高温のプロセスを経 てもヒロックが生じない。また、実質上エッチング残渣 を生成しない。

[0016]

【発明の実施の形態】以下、本発明の第1の実施例の液 晶表示装置(なついて図1から図13に基づいて説明

【0017】この液晶表示装置のは、カラー表示が可 能な光透過型であって、図2に示すように、アレイ基板 (皿と対向基板)側との間にポリイミド樹脂から成 り、互いに直交する方向に配向処理が成された配向膜() 外ので介して、ツイスト・ネマチック(TN)液 晶が保持されている。また、アレイ基板(D)と対向基板(D)との外表面には、それぞれ偏光板(D)の分表面には、それぞれ

【0018】図1は、アレイ基板皿の概略平面図を 示すものであり、図中の下側が液晶表示装置(0の画面 上側に位置するものであって、図中下側から上側に向か って走査線が順欠選択されるものである。

【0019】アレイ基板(加は、ガラス基板(加上に 配置される480本の走査線(加を含み、各走査線(1 100一端は、ガラス基板(III)の一端辺(III)側に引き出され、斜め西部部(III)を経て走査線パッド(II)に電 気的に接続される。なお、走査線側は、Al-Nd合金膜側とMo膜側の二層構造である。 【0020】アレイ基板側は、ガラス基板側上に

走査線(凹と略直交する1920本の信号線(凹を含み、各信号線(凹はガラス基板(凹の他の一端)2(血 以則に引き出され、斜め西線部(IDIを経て信号線)ペッ ド伊に電気的に接続される。

【0021】なお、この実施例では、信号線(山は、 モリブデン (Mo) から成る第1金属膜(ED)と、アルミニウム (A1) から成る第2金属膜(ED)と、Moから成る第3金属膜(ED)の三層構造で構成される。 【0022】A1の比抵抗率は、約3μm・cmであ

り、従来のMo-W合金の比抵抗率約13.5μm・c mと比べ著しく低抵抗である。したがって、従来の信号 線に比べてかなり細い西線を用いても信号データ波の変 形といった問題が生じない。なお、Alに他の元素を添加した場合、銀や銅以外では一般に抵抗率が多少上昇す るが一般にはそれほど問題にならない。

● カバー版にはてればと问題になりない。 【0023】この走査線(仰と信号線(仰)との交点部分近傍には、TFT(位)が可置されている。また、このTFT(位)と接続されるITOから成る画表電極(8)が、走査線(血及び信号線(血)上に層間終縁膜(位)とした介して固置されている。この層間終縁膜(位)としては、窒化シリコン膜や酸化シリコン膜等の無機終終制膜あるいはアクリル系等の有機線形は時で埋むすることが、 あるいはアクリル系等の有機樹脂被膜で構成することが できるが、これら無機給緑膜と有機樹脂被膜との多層膜 で構成することにより、表面平滑性並びに層間絡繰性は

より一層向上される。 【0024】(TFT領域の構造) TFT(収録域の構造について説明する。 【0025】各走査線(加は、隣り合う画素電極(的)の信号線(加に沿う端辺(印象)(加)と重複するよう に細線状に延在される延在領域(山を含む。画素電極 (D)と、画素電極(D)に対応する走査線(D)に対して前段の走査線(D)からの延在領域(D)との重複領 域(OS)は、図6に示すように、第1ゲート絶縁膜(I 成 第2ゲート終縁膜(I)及び層間終縁膜(I)を介 して互いに重複され、この重複領域(OS)により補助容量(Cs)が構成される。また、この実施例では、画素電極(B)は前段の走査線(W)自体とも第17~ト絶 緑膜(位)、第2ゲート絶縁膜(凹及び層間絶縁膜(2 7を介して互いに重複され、この重複調或でも補助容量 (Cs) が構成される。

【0026】このアレイ基板(IIIに対向する対向基板 (IIIは、ガラス基板(III)上に配置され、TFT(I2I) 領域、信号線(11)及び走査線(11)と画素電極(10)と

の間隙を遮光するマトリクス状の樹脂性の遮光膜の を含む。また、画表電極(OC) 対応する領域には、それぞれ赤(R)、緑(G)及び青(B)のカラーフィルタの砂酒置され、この上に透明電極材料から成る対 向電極の砂酒間されて構成される。 【0027】以上のように、この液晶表示装置()のアレイ基板(口)によれば、信号線(口)及び走査線(四) と画素電極(凹)との間には、層間、終影膜(D)、あるいは第1及び第2ゲート絶縁膜(D)、凹及び層間・終縁 膜(D)がそれぞれ配置されているので、画素電極(D) を各西線(D)、(U)に対して充分に近接、もしくは重 畳して西置することができ、これにより高開口率化を実 現することができる。 【0028】また、この実施例によれば、補助容量(Cs)が画素電極(D)と、この画素電極(D)と、この画素電極(D)と隣接する 走査線側から延在される延在領域側との間で形成 されるので、別途補助容量線等を配置する必要がなく、 一層の高開口率化が可能となる。特に、この実施例では、TFT(UCは、走査線(III)から信号線(III)に沿 って導出される領域をゲート電極として構成されるた め、画素電極(団は前段の走査線(凹自体にも重畳さ せることができる。これにより、十分な補助容量(Cs)の確保と高開口率化が同時に達成される。 【0029】そして、画素電極(四)と走査線(回及び 延在領域(四)との間には、3種類の終縁膜(回)(日 76亿がそれぞれ積層配置されているので、本実施例 の構造に起因した層間ショート等の発生も極めて軽減さ れる。 【0030】ところで、この実施例では、画素領域が、 対向基板のに西置される遮光膜のではなくアレイ 基板の上の走音線の及びその延在領域のによ って画定される。従って、アレイ基板(叩と対向基板 (叩との合わせ精度によらず、走査線(叩をパターニ ングする第1のマスクパターンと画表電極(即をパタ -ニングする第5のマスクパターンとの合わせ精度によ ってのみ決定されるので、アレイ基板(凹との対向基 板団との合わせずれを考慮して遮光膜団幅にマ ジンを設ける必要がないので、更なる高開口率の実現が 可能となる。 【0031】さらに、画素領域を画定するため、走査線 Wの延在領域Wを画素電極(B)の信号線(U)に

沿う端辺(Bb(Bb)に沿って十分に延在させても、この実施例によれば、画案電極(B)と走査線(D)の延在 領域(D)との間には第1ゲート絶縁膜(D)及び第2ゲ 一ト総縁膜仰の他に層間絶縁膜仰が西置されているので、生産性を損なうことなく補助容量(Cs)の大幅な増大を抑えることができる。

【0032】また、図5に示すように、信号線(山の輪郭と低抵抗半導体膜(四級)び半導体膜(四) が一致している。さらに詳しくは、信号線伽と走査

緑山との交差部には、必ず第1万至第2ゲート絶縁 膜(10),(11)の他に低抵抗半導体膜(184)及び半導体 膜(III) 積層されている。このため、各パターニングに際してマスクずれが生じても、信号線(III)と走査線 (III)との間の容量変動がなく、このため製品間で走査 線容量あるいは信号線容量の変動が軽減される。また、 信号線(凹と走査線(凹との交差部における静電気 プロセス中でのゴミ、あるいは各絶縁膜(ID)(ID)の ピンホールに起因する層間ショートも抑えられ、これに より高い製造歩留まりが確保できる。 【0033】さらに、図6に示すように、信号線(II)の輪郭と低抵抗半導体膜(IR)級び半導体膜(II)の輪 郭が一致しているので、従来の如く別工程でパターニングされるのとは異なり、各パターニングに際してマスク ずれが生じても、信号線(II)と走査線(III)の延在領域 (III)との間に生じる容量変動も十分に抑えることがで きる。 【0034】また、信号線伽と走査線伽の延在領域伽とを重畳、即ち図6において信号線伽を介し て隣接して配置される延在領域血を信号線(MDFに おいて接続する構造としても、信号線(口)と走査線(1 の延在領域凹との間には、各絶縁膜(III)の他に半導体膜(III)が必ず西置されるので、静電気、プロセス中でのゴミ、あるいは各絶縁膜(III)、III)のピ ンホールに起因する層間ショートも抑えられ、これによ り高い製造歩留まりが確保できる。そして、このように 信号線(凹と隣接する画表電極(凹下に延在領域(1 3を配する構成により、信号線のと画素電極(D)との間の容量結合が延在領域(D)によってシールドさ れ、画素電極田の電位が信号線田の電位によって 受ける影響を軽減できる。しかも、信号線(凹と絶縁 膜(16)、(18)との間に配置される半導体膜(18)及び 低抵抗半導体膜(Ba)の輪導除熱が信号線(IIIの輪導除線 と一致している。これらの理由から、信号線(加と画素電極(加とを充分に近接配置することができ、これにより一層の高開口率化が達成される。 【0035】(走査線の外周部附近の構造)走査線(1 1の外周部付近の構造について、図1及び図3に基づい 【0036】走査線(山は、ガラス基板(山)の一端刀 (四) 敗こ引出され、斜め西漁島の田及び走査線パッド(B)に導かれる下層西漁島の山砂を形成している。 【0037】斜め西部部(血においては、走査線(山)から延在される下層西部部(山)上には2層の絶縁弱負(1 の必が積層的置されている。また、この2層の絶縁膜(血)(か)を開きまれている。また、この2層の絶縁膜(血)(か)とには、半導体被膜(血)(低抵抗半導体被膜(吸)が信号線(血)と同一工程で同一材料で ある上層西熱部(佐め)積層され、この上層西熱語(佐

aの上には層間絡線膜(Dib 酒ご置されている。

【0038】そして、この斜め西路部(面)の基部にお

いては、一対を成す第1コンタクトホール(団と第2 コンタクトホールは外とがそれぞれ西線方向に沿って 近接して配置され、画素電極(ODと同一工程で同一材料であるITOからなる走査線接続層(ODによって走 査線(山から延在される下層西路部(山)と上層西線 部(四)とが第1コンタクトホール(田及び第2コンタクトホール(回を介して電気的に接続されている。 なお、第2コンタクトホール(近は、下層西路路(凹 aの主表面の一部を露出するように2層の絶縁膜(近) (LI) 半導体被膜(LI)、低抵抗半導体被膜(CI)及び 上層西線部(LE)を貫通する開口であって、第1コンタ クトホール(四は上層西部線部(四)の主表面の一部を 露出するように層間絶縁膜切を貫通する開口であ 【0039】また、走査線パッド(図においては、やはり一対を成す第1コンタクトホール(面と第2コン タクトホール個とがそれぞれ西線方向に沿って近接 して配置され、画素電極(助と同一工程で同一材料であるITOからなる走査線接続層(助によって走査線 (血の下層西流院(四)と上層西流院(西)とが第1 コンタクトホール個及び第2コンタクトホール個 コンタクトホール(加)及び第2コンタクトホール(加)を介して電気的に接続されている。なお、第2コンタクトホール(加は、上述した第2コンタクトホール(加)と同様に、下層部除時(加)の主表面の一部を露出するように2層の終験原(加)、半導体被膜(加)、低低抗半導体被膜(加)、位)上層西於時(加)を貫通する 開口であって、第1コンタクトホール(ED)は上述の第 1コンタクトホール(ED)と同様に上層西線部(ES)の 主表面の一部を露出するように層間絶縁膜(四を貫通 する開口である。 【0040】これにより、走査線皿の斜め西部部の Oは、互いに別工程でパターニングされる信号線(III) と同一材料で同一工程で作製される上層画系給(ED)と 走査線(III)から延在される下層西条部(III)との積層 構造で構成され、この2層によって斜め西線部(M)の 基部と走査線パッド(B)とが電気的に接続される。 【0041】このため、斜め西豫部(加)において、上層西豫部(四)または下層西豫部(四)の一方が断線しても、他方が接続されているため、斜め西豫部(四)で の断線不良が極めて軽減される。 【0042】また、斜め西線部(田は、低抵抗林)で あるAI-Nd合金膜(山)よりなる下層西線部(山) を含むため、十分な低抵抗化が図れる。 【0043】なお、この実施例では、第2コンタクトホール(面の領域、即5下層西線部(山)と走査線接続層(回)との積層領域が主として走査線ペッド(四の接

【0044】(信号線の外周部付近の構造)信号線(U Dの外周部付近の構造について、図1及び図4に基づい

続領域として機能する。

て説明する。

【0045】走査線(地)と同一工程で同一材料から成る下層西線部(地)が、各信号線(地)に対応してガラ ス基板(ログロー端)(ログ側の信号線(ロの斜め西線 部の政び信号線パッドの政に配置されている。 【0046】斜め西線部(風においては、下層西線部 (加か上には、2層の絶縁膜(瓜)(切が酒)置されている。また、この2層の絶縁膜(瓜)(切の上に 半導体被膜(10)、低抵抗半導体被膜(20及び信号線(1 1から延在される上層西熱部(四)(信号線(山)が 積層され、この上層西線部(M)上には層間絶縁膜(2 76)酒ご置されている。

【0047】そして、この斜め西部部(図の基部にお いては、一対を成す第1コンタクトホール(図)と第2 コンタクトホール(図)とがそれぞれ西線方向に沿って 近接して配置され、画素電極個と同一工程で同一材料であるITOからなる信号線接続層(図によって信 号線(山から延在される上層西線部(四)と下層西線 部(III)とが電気的に接続されている。なお、第2コンタクトホール(B)は、下層西路部(III)の主表面の一部を露出するように2層の絶縁膜(ID,(III)、半導体 被膜(ഥ) 低抵抗半導体被膜(因及び上層面線部(15 がを貫通する開口であって、第1コンタクトホール(B 3は上層西線部(西)の主表面の一部を露出するように 層間終熱膜(切)を貫通する開口である。

【0048】また、信号線パッド(区においては、やはり一対を成す第1コンタクトホール(田)と第2コンタクトホール(田)と第2コンタクトホール(田)とがそれぞれ西線方向に近接して配 置され、画素電極(ODと同一工程で同一材料である I TOからなる信号線接続層(ODこよって信号線(OD) ら延在される上層西線部(四)と下層西線部(凹)とが 電気的に接続されている。なお、第2コンタクトホール (低は、上述した第2コンタクトホール(的と同様 に、下層西線路所山の主表面の一部を露出するように 2層の絶経膜(10)、11以上等体被膜(11)、低抵抗半 導体被膜(四及び上層西流路)(四)を貫通する開口で あって、第1コンタクトホール(面は上述の第2コン タクトホール(日)と同様に上層西線部(四)の主表面 の一部を露出するように層間絶縁膜切を貫通する開 ロである。 【0049】これにより、斜め西路路の間において

は、信号線(山から延在される上層西線部(西)と走 査線(血)と同一工程で同一材料である下層面線的(血) りとが積層配置され、この2層によって、斜め圏線部(α) の基部と信号線パッド(図)とを電気的に接続してい

【0050】そのため、斜め西線部(国において、上層西線部(四)または下層西線部(四)の一方が断線し ても、他方が接続されているため、斜め西線部(ED)に 断線不良が生じることが軽減される。 【0051】また、斜め西線部(四は、低抵抗材料で あるA1-Nd合金膜(皿)よりなる下層西線部(皿)

を含むため、十分な低抵抗化が図れる。 【0052】なお、この実施例では、第2コンタクトホール版の領域、即ま下層西路部(100 走査線接続 層(DOとの積層領域が主として信号線パッド(DOの接

続領域として機能する。 【0053】上述した構成によれば、駆動ICのバン プ、FPC (フレキシブル・プリント・サーキット) や TCP (テープ・キャリア・パッケージ) の電極等を信 号線パッド(ED及び走査線パッド(EDにACF(異方 性導電膜)等の接続層を介して電気的に接続する場合 に、信号線パッド位及び走査線パッド位の構成が 実質的に同一であるため、信号線パッド(区及び走査 線パッド(四の接続条件を等しくしても接続層に印加 される熱や圧力等が略等しくでき、これにより同一条件での製造が可能となる。即ち、この実施例では、走査線 パッド(四の接続頭域は、主として走査線(凹から導 出される下層西線部伽シ画素電極伽と同一材料であるITOからなる走査線接続層伽との積層構造 で構成され、また信号線接続パッド(Eの接続領域は、主として走査線(E)と同時に形成される下層語線 部(山)と画東電極(ロ)と同一材料である I T O からなる信号線接続層(ロ)との積層構造で構成されており、その構造は実質的に同一である。

【0054】(アレイ基板の製造工程)次に、このアレイ基板(加の製造工程について、図7から図13を参 照して詳細に説明する。

【0055】(1)第1工程 1 / 第1 上柱 ガラス基板(加に、スパッタ法により、A1 - Nd膜 (2モル%Nd) 21を300nmの膜具、Mo膜22 を50nmの膜厚に堆積させる。ここで、モル%は、原 子を要素粒子とするものであり、合金全体の原子数(モル数)に対する添加元素の原子数(モル数)の百分率で

【0056】Mo膜22の膜写としては、5~50nm,好ましくは5~30nmの間にあればよい。但し、 5nm未満となるとAlのヒロックが抑えきれなくな る。一方、50nmを越えると、絶縁膜の段切れの問題 が発生する。

【0057】A1合金膜は、例えば、A1ーY (Yが2 モル%)、A1ーGd(Gdが2モル%)、A1ーSc てルルノ、AIーGa(Gaがとモルルルノ、AIーSc(Scが2モルルタ)等でも可能である。このAI合金膜はプラズマCVD法等の成膜により、熱処理効果を受け、不純物のみが結晶粒界付近に偏析して、AI原子の移動を妨げてヒロックの発生を防止している。多結晶中にも不純物は存在し、比抵抗を約30%程度上昇させて、

【0058】なお、アルミニウム合金が、Sc、Y、Nd、Sm、Gdのうち少なくとも2つを含んでいて、か つ、その添加元素の総知が10モル%以下になるように

してもよい。 【0059】この積層膜上に、フォトリソグラフィを用 いて走査線パターンと補助容量西線の一部を形成し、リン酸、酢酸、硝酸の混酸を用いてテーパー形成にエッチ ングし、走査線と補助容量配線パターンを完成させる。 【0060】これにより、ガラス基板伽上に480本の走査線伽を作製すると共に、その一端辺伽 側において走査線(凹の斜め西線部(凹及び走査線)や ッド(四を構成する下層西路路(加) 一端辺(四) において信号線(凹の斜め西線部(凹及ど信号線)ペッ ド位を構成する下層西部部(山)をそれぞれ同時に 作製する。 【0061】さらに、TFT領域では走査線仰と一体で走査線仰と直交する方向に導出されるゲート電 極を作製する。また、走査線(凹のパターニングの際に走査線(凹と直交する方向に導出され、補助容量 (Cs)を形成するための延在領域低地同時に作製 (US)を形成するための処在領域ய色同時に作製しておく(図1参照)。 【0062】(2)第2工程 第1工程の後、図8に示すように、ガラス基板のを 300℃以上に加熱した後、常圧プラズマCVD法により150nm厚の酸化シリコン膜(SiOx膜)から成る第1ゲート絶縁膜(頃を堆積した後、さらに膜圧プラズマCVD法により150nm厚の容化シリコン時か ラズマCVD法により150nm厚の窒化シリコン膜か ら成る第2ゲート絶縁膜伽、50nm厚のa-S i:Hから成る半導体被膜伽及び200nm厚の室 化シリコン膜から成るチャネル保護被膜(20を連続的 に大気にさらすことなく成膜する。 【0063】ガラス基板伽を300℃以上に加熱し た後に成膜することで、絶縁が圧が5×106V/cmの絶縁膜が得やすい。また、窒化膜であれば、上記が圧に加え、光学ギャップが5eV以上のものが得やすい。 【0064】SiOx膜の代わりに、ガラス基板のを300℃以上に加熱した後、熱CVD法によるSiO 類を用いてもよい。このとき、熱処理が加わるため、 A1膜のヒロック発生が懸念されるが、A1合金とMo の効果で、ほとんどヒロックは抑制されている。 【0065】(3)第3工程 第2工程の後、図9に示すように、走査線(Wをマス クとした裏面電光技術により走査線(山)に自己整合的 にチャネル保護被膜(D)をパターニングし、さらにT FT領域に対応するように第2のマスクパターンを用い て露光し、現像、パターニング(第2のパターニング) を経て、島状のチャネル保護膜(Dを作製する。 10066】(4)第4工程 第3工程の後、図10に示すように、良好なオーミック コンタクトが得られるように露出する半導体被膜(凹) 表面を弗酸(HF)系容液で処理し、プラズマCVD法により不純物としてリンを含む30nm厚のnta-S i: Hから成る低抵抗半導体被膜(図を堆積する。さ

らに、Moからなる第1金属膜(D)を25nm、Alからなる第2金属膜(D)を300nm、Moからなる第3金属膜(D)を50nmの厚さにこの順でスパッタリングにより運続して堆積することにより三層積層金属膜(D)を形成する。

展はアルスはする。 【0067】第1及び第3金風膜(CDM, CEDを形成するMの金属膜の膜厚としては、第1工程の走音線(III) が実の際と同様に、5~50nm, 好ましくは5~30nmの間にあればよい。但し、5nm未満となるとAlのヒロックが抑えきれなくなる。一方、50nmを越えると、次工程の説明において述べるような経縁膜の段切れの問題が発生する。

【0068】第1及び第3金属膜(BM、BMは、金属M。単体からなるもの以外に、M。を主体とする合金であっても良い。但し、タングステンを実質的に含まず熱プロセスによる影響を受けない程度に高融点である。要がある。ここで、M。を主体とする合金とは、M。を50モル%以上、好ましくは70モル%以上含む合金であり、好ましくは、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ネオブ(Nb)、タンタル(Ta)といった類似の性質の金の合金である。しかし、他の金属及び非金属であっても、エッチング残渣を生成しないものであれば添加可能である。

【0069】第2金属膜は(近は、A1を主体とした 金属層であってもA1を主体とする合金層であっても良い。

【0070】金属A1単体からなる場合、成膜がより容易となるものの耐ヒロック性は非常に高いとは言えない。しかし、本実施例の積層構成では、この三層積層金属膜(20の形成後には高温プロセスを要する酸化シリコン生成の工程がなく保養齢齢膜としては比較的低温で生成できる窒化シリコンが用いられているため問題がない。これは、走査線(ゲート線)(111)の場合と異なる。

【0071】Alを主体とする合金として特に好ましいものは、走査線(ゲート線)(111)において用いた Al-Nd膜21と同様のものである。特に、ネオジム (Nd)を0・5~10モル%程度、より好ましくは1~3モル%含むAl-Nd合金である場合には、Al単体の場合に比べて融点並びに熱軟化温度が上昇するためヒロック防止の点でより好ましく、しかもAl単体に比べての抵抗率の上昇はほとんど問題にならない程度である。このようなAl-Nd合金であると、第1工程において説明したと同様に、高融点のNdが結晶粒界付配点が該金属膜の表層に偏析するために全体の見かけの配点及び熱軟化温度が上昇し、低融点のAlが高融点のNdからなる小部屋状の結晶粒界によって変形及び流動が防止されるものと考えられる。ネオジム(Nd)以外の金属及び非金属であってもある種のものであるならばほば

同様の効果が得られ、第1工程において説明したと同様、例えば、Al-Y (Yが2モル%)、Al-Gd (Gdが2モル%)、Al-Sc (Scが2モル%)、Al-Sm (Smが2モル%)でも可能である。その他 使用可能な添加元素としては、次のものが挙げられる。 (1)ネオジム(Nd)又はその他の希土類元素、i)イットリウム(Y)又はその他の3(EA)族元 素、(iii) ジルコニウム (Zr) 又はその他の4(NA) 族元素、(w) タンタル (Ta) 又はその他の5(VA) 族元素、(v) モリブデン (Mo) 又はその他の6(VA) 族元素、(w) 銅(Cu) 又はその他の1 1 (IB) 族元素 (vii) ニッケル (Ni)、及び、 (viii) ホウ素 (B) である。これらは、A1に比べて高融点であり、合金中で上記のような偏析を生じると考えられるものである。これら元素は単独でも組み合わせてもA1に対して添加可能である。 と同様、0.5~10モル%好ましくは1~3モル%で ある。数種を組み合わせて用いる場合には、添加量の総計がこの範囲内である。これら添加元素とA1のみとの合金が最も好ましいが、低抵抗率及び耐ヒロック性を損なわない範囲で他の元素を含むこともできる。このよう なA1合金中のA1の含量は70%以上、好ましくは8 0%以上、より好ましくは90%以上である。 【0072】なお、上記の様であると、低抵抗であるが 耐食性の小さいAl配線層とn+a-Si:Hから成る低抵抗半導体機模(図)との間には耐食性のMo層が配 されるため、Al配線層が電食を受けることがない。 【0073】(5)第5工程 第4工程の後、図11に示すように、第3のマスクパタ ーンを用いてソース電極(四)、ドレイン電極(四)及 近2400本の信号線(山のパターンを露光、現像し た後、硝酸、酢酸、リン酸及び水の混合溶液を用いたウ エットエッチングにより三層積層金属膜(胚からなる これらソース電極(M)等のパターンを形成する。続いて、TFTのコンタクト層をなす低抵抗半導体被膜(2)数が半導体被膜(M)をSF6 塩化水素、及び酸素の 混合ガスを用いたプラズマエッチングによりパターン形 成する。この際、窒化シリコン膜から成る第1ゲート絶 緑膜低あるいは第2ゲート絶縁膜低かチャネル保 護膜(図)とのエッチング選択比を制御することで、これらの層(図)(図)(四)が一括してパターニングさ れる。(第3のパターニング)これにより、TFT領域 (加)とを同一マスクに基づいて順次作製する。 【0074】走査線パッド(四及び斜め西路第四の 基部においては、下層西線部(凹)上に沿って三層構造膜(凹をパターニングレて上層西線部(四)をパターニングレて上層西線部(四)ないつて低抵抗半導体被すると共に、上層西線部(四)ない治って低抵抗半導体被 膜(因及び半導体被膜(山を同一マスクに基づいて順

次パターニングする。これと同時に、上述した第2コンタクトホール(M)(面に対応する上層配線的(面 a、低抵抗半導体被膜(BI及び半導体被膜(BIPS質通 する開口(成)(四)を作製する。 【0075】同様に、信号線パッド(E)及び斜め西線部(E)の基部においても、下層西線部(II)上に沿って三層構造膜(E)をパターニングして信号線(II)から 延在される上層路線部 (256)を形成すると共に、 西族部(医域:沿って低抵抗半導体被膜(因及び半導 体被膜(IIIを同一マスクに基づいて順次パターニングする。これと同時に、上述した第2コンタクトホール() 6A、(EAX:対応する領域の上層西部部(Eh)、低抵抗 半導体被膜(四及び半導体被膜)回を貫通する開口(1 844(126)を作製する。 【0076】本工程のパターニングの後に、走査電子顕微鏡により表面状態を観察したがエッチング残査の発生 は全く観察されなかった。一方、AI西線の上面がMo 層によって覆われているため、Al金属面の高反射率に よって露光精度が損なわれることはない。 【0077】A1を主体とする層からなる第2金属膜(1 20をサンドイッチ状に挟み込む第1及び第3金属膜() 20人のであるため、通常のエッチング液によっても適当にエッチング選択比を調整することにより三層積層金属膜(20を一括してパターニングするこ とができる。特に、上記のような膜厚構成およびエッチング液の組成を選択することにより、エッチングされる 領域とされない領域との段差面の傾斜が適度に緩やかに なる。このため、段差面が急勾配である場合に起きる段 切れ、即ち、これらの上方の層に配された配線が段差面 を構切る個所で接続が不良又は不十分となるといった問 題が生じない。 【0078】尚、第1及び第3金属膜(胚)、(胚)が

クロム(Cr)又はチタン(Ti)層である場合には適 当なエッチング媒体は全く見あたらない。また、Mo層 を用いているため、C r 層を用いる場合のような廃夜処理や環境汚染の問題が生じない。 【0079】ここでは、三層積層金属膜(図)、低抵抗

半導体被膜(図及び半導体被膜(図のパターニング は、ウエットエッチングとこれに続くドライエッチング との連続工程により行ったが、ドライエッチングのみ、 又は、ウエットエッチングのみにより行うこともでき

【0080】(6)第6工程 第5工程の後、この上に200nm厚の窒化シリコン膜 から成る層間、餘器膜切を堆積する。 【0081】そして、図12に示すように、第4のマスクパターンを用いて露光、現像し、ソース電極(M)に対応する領域の一部の層間絶縁膜(M)を除去してドラ イエッチングによりコンタクトホール(四)を形成す

【0082】主面線パッド(四及び斜め面線部)回の 基部においては、開口(成)(四)に対応する第1及 び第2ゲート給録膜団と共に層間絶縁膜団を一括 して除去して第2コンタクトホール(成)(面を形成 する(第4のパターニング)と同時に、第2コンタクトホール(M/M)に傍の層間絶縁膜(M)を除去して第2コンタクトホール(M/M)と一対を成す第1コン タクトホール(の)(面を作製する。

【0083】同時に、信号線パッド(四及び斜め西線 部(IIIの基部においては、開口(Bi)(IIII)に対応する第1及び第2ゲート絶縁膜(III)と共に層間絶縁類(I かを一括して除去して第2コンタクトホール(BA,G) 6を形成すると同時に、第2コンタクトホール(M)(1 60近傍の層間終熱類(切を除去して第2コンタクトホ ール(路、低)とそれぞれ一対を成す第1コンタクト ホール(田)(田を作製する。

【0084】(7)第7工程 第6工程の後、図13に示すように、この上に100 n m厚のITO膜をスパッターにより堆積し、第5のマス クパターンを用いて露光、現像、ドライエッチングによるパターニング(第5のパターニング)を経て、画表電 極個を作製する。ITO膜のパターニングも、ドライエッチングに代えてウエットエッチングであってもか まわない。

【0085】走面線パッド(四及び斜め西線部(四の 基部においては、第1コンタクトホール(成)(面)と 第2コンタクトホール(内、畑とを、それぞれ電気 的に接続するための走査線接続層(DDを形成し、これにより走査線(DDと走査線)パッド(DDとは、下層面線 部(地)と上層西路路(佐)の2層構造の斜め西線路(50により電気的に接続される。

【0086】信号線パッド(四及び斜め西線部(四の 基部においても、第1コンタクトホール(図(面)と 第2コンタクトホール(内、凹とを、それぞれ電気 的に接続するための信号線接続層(図)を同時に形成し、これにより信号線(四)と信号線接続パッド(図)と は、下層西路路の出と上層西路路の西の2層構造の

斜め西線部(欧により電気的に接続される。 【0087】(実施列の効果)以上のように、この実施 例のアレイ基板によれば、基本構成を5枚のマスクにより、アレイ基板を作製することができる。即ち、画素電 極を最上層に固置し、これに伴い信号線、ソース、ドレイン電極と共に、半導体被膜等を同一のマスクパターンに基づいて順次パターニングすると共に、ソース電極と 画素電極との接続用のコンタクトホールの作製と共に、 信号線や走査線の接続端を露出するためのコンタクトホ ールの作製を同時に行うことで、少ないマスク数で生産 性を向上でき、しかも製造歩留まりを低下させることも ない。

【0088】信号線及び走査線が低抵抗のA1層を含む

配線であるため、大画面化、高精細化に対しても表示画 面の開口率及び均一表示性を損なうことがない。特に、 これら西線がAIを主体とする層に積層される高融点層を有するため、西線形成後に高温プロセスを経てもヒロ ックが生じない。また、この高融点層がMoといった金 属によって形成されているため、実質上エッチング残査 を生成しない。

【0089】また、信号線及び走査線の各斜め西路路に おいては、信号線を成す上層西線部と走査線を成す下層 配線部との2層によって構成され、各斜め西線路の基部 と各パッドとを電気的に接続している。そのため、斜め 西路第四において、上層西路第四または下層西路第四一方が 断線しても、他方が接続されているため、斜め西路院防

断線することがない。 【0090】更に、斜め西線部は、少なくともA1を主体とした低抵抗材料で構成される西線層を含むため、十 分な低抵抗化が図れる。

【0091】また、駆動ICのバンプやTCP等の電極 を接続するための信号線パッド及び走査線パッドは、実 質的に同一構成であるため、両者を同じ条件で接続する ことが可能となる。

[0092]

【発明の効果】以上に述べたように本発明によれば、エ ッチング残査やヒロックによる絶縁不良を十分に防止で きる。また、本発明によれば、信号線整線の抵抗率を著しく低下させることができる。したがって、製品不良率を低減することができ、高精能かつ高開口率の平面表示 装置を得ることができる。

【図面の簡単な説明】

【図1】図1は、本発明の一実施例のアレイ基板の一部

概略平面図である。 【図2】図2は、図1におけるA-A、線に沿って切断

した液晶表示装置の概略断面図である。 【図3】図3は、図1におけるB-B'線に沿って切断

レた液晶表示装置の概略断面図である。 【図4】図4は、図1におけるC-C'線に沿って切断

した液晶表示装置の概略断面図である。 【図5】図5は、図1におけるD-D'線に沿って切断

した液晶表示装置の概略断面図である。 【図6】図6は、図1におけるE-E、線に沿って切断

した液晶表示装置の概略断面図である。 【図7】図7は、図1におけるアレイ基板を製造する第

1 工程を説明するための図である。 【図8】図8は、図1におけるアレイ基板を製造する第

2工程を説明するための図である。 【図9】図9は、図1におけるアレイ基板を製造する第

3工程を説明するための図である。 【図10】図10は、図1におけるアレイ基板を製造す

る第4工程を説明するための図である。

【図11】図11は、図1におけるアレイ基板を製造す

る第5工程を説明するための図である。
【図12】図12は、図1におけるアレイ基板を製造する第6工程を説明するための図である。
【図13】図13は、図1におけるアレイ基板を製造する第7工程を説明するための図である。
【符号の説明】
110 信号線
111 走査線
112 薄膜トランジスタ
113 延在領域
115 第1終課費

117 第2総 120 半導体膜 125 半導体膜 125 三層積 1251 第1金属膜 1252 第2金属膜 1253 第3金属膜 126a ドレイン電極 126b ソース電極 131 画素電極 1110 Al-Nd合金膜 1111 Mo膜

